雙DSP結構的捷聯控制與解算系統設計

設計了基于雙DSP結構的捷聯控制與解算系統.該系統以高性能的浮點處理器TMS320VC33作為捷聯系統實時解算的核心,以TMS320VC5402作為通道控制、數據采集的控制核心.并結合FPGA的組合邏輯和時序邏輯,構成了高集成度的嵌入式系統.該系統具有采樣速度快、浮點處理精度高、穩定性好等特點.可以充分滿足捷聯導航系統的要求.

作 者： 高延濱 孫華 曾建輝 GAO Yan-bin SUN Hua ZENG Jian-hui   作者單位： 哈爾濱工程大學,哈爾濱,150001  刊 名： 微計算機信息  PKU 英文刊名： CONTROL & AUTOMATION  年，卷(期)： 2008 24(28)  分類號： V249.3  關鍵詞： 捷聯慣導系統   DSP   FPGA   HPI  

【雙DSP結構的捷聯控制與解算系統設計】相關文章：

捷聯慣性測量解算方法及測高誤差估算04-26

無陀螺捷聯慣導系統綜述04-27

VFC在捷聯慣導數據采集系統中的應用04-26

高壓除水環境控制系統的解耦控制04-27

機載武器捷聯慣導系統傳遞對準仿真環境研究04-26

車載激光捷聯慣導系統的快速初始對準及誤差分析04-27

捷聯慣性導航系統傳遞對準的桿臂效應分析04-26

捷聯慣性導航系統動靜態誤差特性分析研究04-27

基于DSP空間矢量控制的矩陣變頻電源設計04-26

先進控制方法在飛行控制系統設計中的應用04-27