基于TLC5540的高速數據采集卡設計

摘要：介紹TLC5540芯片的引腳排列及特點，提出一種利用TLC5540設計高速數據采集卡的方法。采樣時序和存儲時序的巧妙控制是本文的重點。采集卡的采樣速率和存儲速率可以達到40MHz。

    關鍵詞：TLC5540 高速數據采集 時序 控制

在高速數據采集卡中，核心部分是高速模數轉換器。隨著制造ADC的技術不斷技術，美國的TI公司和ADI公司都開發出采樣速度在100Msps，但價位低廉的器件。本設計采用TI公司的TLC5540，其特點是：

*8位分辨率；

*最高轉換速率達40Msps；

*內部采樣和保持功能；

*模擬輸入帶寬≥75MHz（典型值）；

*內部基準電壓產生器。

它的引腳排列和功能如圖1所示。

其中OE端是輸出允許端。當OE為低電平時，允許數據輸出；反之，D1～D8為高阻狀態。ANALOG IN為模擬輸入端，CLK為時鐘輸入端，其它一些引腳為一些地線、電源線、基準電壓的輸入調節端等。整個芯片的控制非常方便。

在數據采集中卡中，它的采樣頻率不僅僅取決于ADC的轉換速率。在計算機數據采集系統中，采樣頻率可表示如下：

fs=1/(tCONV+tACQ+tAID)

式中，tCONV是A/D轉換的時間，tACQ是采樣保持時間，tAID是數據傳輸與處理等輔助操作時間。可見，所謂高速，除了要求提高A/D轉換的速度外，更重要的是設法減少tAID的時間。

設計中，在擴展板上增加1個或多個微控制器，作為前端從機，主要負責采樣過程控制和數據存儲時序的控制。微控制器與主機之間必須有專用的聯絡通道，以便主機能對從機實行控制及主從機之間的狀態信息交換。這樣，在高速采樣的過程中，CPU不需要參與，采樣數據存儲完全由外部電路自動進行。在采樣期間，CPU可以做自己的數據處理和其它工作。采樣結束后，再由CPU讀出數據進行存儲和處理。完成后，又繼續采樣。數據采樣與處理是交替進行的，即所謂的“間隙式采樣方式”。當然，這是針對高速數據采樣時采用的方法。在慢速采樣時，可以完全由主機自行采樣，實現邊采樣、邊讀數、邊處理的真正同步方式。

整個硬件電路的設計原理如圖2所示。

在本設計中采用AT89C51作為高速數據采集卡的控制核心。它的主要功能是：

①使用P1口與主機通信，接收PC機的命令及數據并糾錯、解釋、存儲、執行；

②送出MCU當前狀態信息，以便主機查詢；

[1] [2]