電離層數字測高儀中的脈沖壓縮技術及其FPGA實現

使用現代雷達信號處理系統中廣泛應用的數字脈沖壓縮技術,在FPGA硬件平臺上設計實現了電離層數字測高儀接收機模塊中用于對13位巴克碼進行解碼的相關運算電路,解決了電離層數字測高儀中目標作用距離與距離分辨率之間的矛盾.實驗結果表明:基于FPGA的相關運算電路處理速度快,精度高,實時性好,完全滿足電離層數字測高儀對解碼電路的性能指標和技術要求.

作 者： 朱正平 周健勇 陳琨 張澤奎 Zhu Zhengping Zhou Jianyong Chen Kun Zhang Zekuei   作者單位： 朱正平,Zhu Zhengping(中南民族大學,電子信息工程學院,武漢,430074)

周健勇,陳琨,張澤奎,Zhou Jianyong,Chen Kun,Zhang Zekuei(中南民族大學,等離子體物理研究所,武漢,430074) 

刊 名： 中南民族大學學報（自然科學版）  英文刊名： JOURNAL OF SOUTH-CENTRAL UNIVERSITY FOR NATIONALITIES(NATURAL SCIENCE EDITION)  年，卷(期)： 2009 25(2)  分類號： P353  關鍵詞： 電離層數字測高儀   脈沖壓縮   相關運算   FPGA平臺  

【電離層數字測高儀中的脈沖壓縮技術及其FPGA實現】相關文章：

基帶內插脈沖成形濾波器的FPGA實現04-27

JPEG圖像壓縮技術的實現與優化04-27

高階效應對級聯壓縮脈沖的影響04-26

記錄飛秒級超快瞬態過程的脈沖數字全息技術04-27

海面溢油數值模擬及其可視化實現技術04-25

高壓脈沖放電等離子體水處理中的放電方式及其應用04-27

脈沖工藝在薄膜制備中的應用04-26

利用FPGA實現MMC2107與SDRAM接口設計論文12-02

淺析中水回用技術及其在水處理中的應用04-26

3S技術在數字林業中的應用04-27