炬力集成筆試

時間：2024-10-03 20:16:32 資料大全我要投稿

相關推薦

炬力集成筆試

大家看看，共同進步
珠海炬力筆試題（部分、答案僅供參考）
Qing Gao shou zhi jiao

炬力集成筆試

1．        降低NMOS的開啟電壓VT的方法，哪種無效？   C
A.        減少襯底的P型摻雜濃度
B.        減少氧化層厚度
C.        增加源漏極的N型摻雜濃度
D.        減少溝道長度
2．        IO PAD 的設計，一般不常考慮的因素     D
A.        ESD特性
B.        驅動能力
C.        施密特觸發器
D.        襯偏效應
3．        邏輯電路低功耗設計中，無效的方法     C
A.        采用慢速設計
B.        減少信號翻轉
C.        減少IC面積
D.        采用較慢速的時鐘，

炬力集成筆試

。

1．寫出序列探測器“11000”的RTL代碼。
module(data_in,reset,clk,find);
input data_in,reset,clk;
output data_out;

parameter S0=0,S1=1,S2=2,S3=3,S4=4;
reg[2:0] state;
wire[2:0]next_state;

assign find=0;
always @(state)
case(state)
     S0: begin
          find=0;
          if(data_in)
            next_state=S1;
          else
            next_state=S0;
         end
     S1: begin
          find=0;
          if(data_in)
            next_state=S2;
          else
            next_state=S0;
         end
     S2: begin
          find=0;
          if(!data_in)
            next_state=S3;
          else

【炬力集成筆試】相關文章：

炬力筆試題06-29

精品一区二区中文在线,无遮挡h肉动漫在线观看,国产99视频精品免视看9,成全免费高清大全

炬力集成筆試

炬力集成筆試