飛利浦招聘試題

1．用邏輯門和cmos電路實現ab+cd，

飛利浦招聘試題

。
　　2．用一個二選一mux和一個inv實現異或。
　　3．給了reg的setup和hold時間，求中間組合邏輯的delay范圍，

資料共享平臺

《飛利浦招聘試題》(http://salifelink.com)。
　　4．如何解決亞穩態。
　　5．用Verilog/VHDL寫一個fifo控制器。
　　6．用Verilog/VDDL檢測stream中的特定字符串
 

【飛利浦招聘試題】相關文章：

移動招聘筆試題06-23

小米校園招聘筆試題11-03

校園招聘筆試題目08-27

編輯招聘筆試題目10-04

寶潔的招聘筆試題型07-24

Java招聘筆試題目08-10

網易校園招聘筆試題10-06

企業招聘筆試題薈萃05-11

新浪校園招聘筆試題05-26

鵬華基金招聘筆試題09-29