- 相關(guān)推薦
基于DSP與CPLD的I2C總線接口的設(shè)計與實現(xiàn)
摘要：介紹了一種使用CPLD完成DSP芯片I2C總線接口的設(shè)計和實現(xiàn)方案，重點敘述了I2C核的設(shè)計思想。關(guān)鍵詞：PWM SG3524 控制器
帶有Ｉ２Ｃ總線接口的器件可以十分方便地將一個或多個單片機及外圍器件組成單片機系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價格低、器件間總線連接簡單、結(jié)構(gòu)緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘。
如今，為了提高系統(tǒng)的數(shù)據(jù)處理精度和處理速度，在家用電器、通訊設(shè)備及各類電子產(chǎn)品中已廣泛應用ＤＳＰ芯片。但大多數(shù)的尚未提供Ｉ２Ｃ總線接口，本文將介紹一種基于ＣＰＬＤ的已實現(xiàn)的高速ＤＳＰ的Ｉ２Ｃ總線接口方案。
圖1 I2C總線接口電路結(jié)構(gòu)
１ Ｉ２Ｃ通信協(xié)議
Ｉ２Ｃ總線是一種用于ＩＣ器件之間的二線制總線。它通過ＳＤＡ（串行數(shù)據(jù)線）及ＳＣＬ（串行同步時鐘線）兩根線在連到總線上的器件之間傳送信息，通過軟件尋址實現(xiàn)片選，減少了器件片選線的連接。ＣＰＵ不僅能通過指令將某個功能單元電路掛靠或摘離總線，還可對該單元的工作狀況進行檢測，從而實現(xiàn)對硬件系統(tǒng)的擴展與控制。Ｉ２Ｃ總線接口電路結(jié)構(gòu)如圖１所示，Ｉ２Ｃ總線時序圖如圖２所示。
Ｉ２Ｃ總線根據(jù)器件的功能通過軟件程序使其可工作于發(fā)送(主)或接收(從)方式。總線上主和從(即發(fā)送和接收)的關(guān)系不是一成不變的，而是取決于數(shù)據(jù)傳送的方向。ＳＤＡ和ＳＣＬ均為雙向Ｉ／Ｏ線，通過上拉電阻接正電源。當總線空閑時，兩根線都是高電平。連接總線的器件的輸出級必須是集電極或漏極開路的，以具有線“與”功能。Ｉ２Ｃ總線的數(shù)據(jù)傳送速率在標準工作方式下為１００ｋｂｉｔ／ｓ，在快速方式下，最高傳送速率可達４００ｋｂｉｔ／ｓ。
在數(shù)據(jù)傳送過程中，必須確認數(shù)據(jù)傳送的開始和結(jié)束信號（也稱啟動和停止信號）。當時鐘線ＳＣＬ為高電平時，數(shù)據(jù)線ＳＤＡ由高電平跳變?yōu)榈碗娖絼t定義為“開始”信號；當ＳＣＬ為高電平時，ＳＤＡ由低電平跳變?yōu)楦唠娖絼t定義為“結(jié)束”信號。開始和結(jié)束信號都由主器件產(chǎn)生。在開始信號以后， 總線即被認為處于忙狀態(tài)；在結(jié)束信號以后的一段時間內(nèi)，總線被認為是空閑狀態(tài)。
在Ｉ２Ｃ總線開始信號后，依次送出器件地址和數(shù)據(jù)，Ｉ２Ｃ總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個字節(jié)必須為８位，而且每個傳送的字節(jié)后面必須跟一個認可位（第９位），也叫應答位（ＡＣＫ）。從器件的響應信號結(jié)束后，ＳＤＡ線返回高電平，進入下一個傳送周期。
２ 設(shè)計方案
本文以ＤＳＰ芯片ＡＤＳＰ２１９９２與時鐘芯片ＰＣＦ８５８３的控制接口為例，說明基于ＣＰＬＤ的Ｉ２Ｃ總線接口設(shè)計方案。
ＡＤＳＰ２１９９２是２００３年最新推出的１６０ＭＩＰＳ、帶ＣＡＮ通信接口的適合于高精度工業(yè)控制和信號處理的高性能ＤＳＰ芯片。它帶有４８Ｋ片內(nèi)ＲＡＭ、ＳＰＯＲＴ通信接口、ＳＰＩ通信接口、８通道１４位Ａ／Ｄ轉(zhuǎn)換器以及ＰＷＭ等。
ＰＣＦ８５８３是一款帶有２５６字節(jié)靜態(tài)ＣＭ
[1] [2] [3]
【基于DSP與CPLD的I2C總線接口的設(shè)計與實現(xiàn)】相關(guān)文章：
基于PCI總線的多路數(shù)據(jù)總線接口設(shè)計與實現(xiàn)04-28
基于DSP和FPGA的ARINC429機載總線接口板的硬件設(shè)計04-26
基于PCI總線的實時DSP圖像處理平臺設(shè)計04-26
基于DSP和CPLD的高精度頻率測量系統(tǒng)設(shè)計05-01
基于USB總線通信數(shù)據(jù)采集器的設(shè)計與實現(xiàn)04-26
基于FPGA的嵌入式系統(tǒng)FLASH接口設(shè)計與實現(xiàn)05-02
基于模擬ARINC49總線自動測試的系統(tǒng)設(shè)計與實現(xiàn)05-02