基于FPGA的α-β濾波器的實現(xiàn)

目標航跡濾波算法的實現(xiàn)通常是在PC機上通過軟件實現(xiàn)濾波,濾波等待時間為毫秒級,且需要的設備量體積大.為了縮短濾波等待時間,減小設備體積,以工程實現(xiàn)為目標,以經(jīng)典航跡濾波算法為基礎,提出了一種新的算法硬件解決方案.目標航跡濾波由嵌入式DSP實現(xiàn),再通過FPGA局部總線實時上傳.經(jīng)實踐驗證該方法實現(xiàn)的目標航跡濾波在系統(tǒng)時鐘為40MHz的情況下,DSP濾波網(wǎng)絡等待時間僅為1.475μs.

作 者： 鄭希 王和明 ZHENG Xi WANG Heming   作者單位： 空軍工程大學導彈學院,陜西三原,713800  刊 名： 電光與控制  ISTIC PKU 英文刊名： ELECTRONICS OPTICS & CONTROL  年，卷(期)： 2010 17(4)  分類號： V271.4 TN713  關(guān)鍵詞： 數(shù)字信號處理   FPGA   高速α-β濾波   IIR  

【基于FPGA的α-β濾波器的實現(xiàn)】相關(guān)文章：

基帶內(nèi)插脈沖成形濾波器的FPGA實現(xiàn)04-27

基于FPGA的數(shù)字系統(tǒng)設計04-27

基于FPGA的DDS信號源設計04-27

基于預測濾波器的GPS姿態(tài)估計04-28

基于FPGA和ARM的GPS信號處理平臺04-28

基于FPGA的實時圖像處理技術(shù)研究04-28

基于FPGA和ARM的GPS信號處理平臺04-28

基于串行存儲器的FPGA在線高速重載04-26

基于FPGA和DDS技術(shù)的激光測距儀04-29

基于SPRT檢驗的并行遞推次優(yōu)Sage濾波器04-28